據清華大學官網消息 ，集成電路學院任天令教授團隊在小尺寸晶體管研究方面取得重大突破，首次實現了具有亞1納米柵極長度的晶體管，并具有良好的電學性能。

據清華大學介紹，目前主流工業界晶體管的柵極尺寸在12nm以上，日本中在2012年實現了等效3nm的平面無結型硅基晶體管，2016年美國實現了物理柵長為1nm的平面硫化鉬晶體管，而清華大學目前實現等效的物理柵長為0.34nm。

官網介紹，為進一步突破1納米以下柵長晶體管的瓶頸，本研究團隊巧妙利用石墨烯薄膜超薄的單原子層厚度和優異的導電性能作為柵極，通過石墨烯側向電場來控制垂直的MoS2溝道的開關，從而實現等效的物理柵長為0.34nm。

圖2 隨著摩爾定律的發展，晶體管柵長逐步微縮，本工作實現了亞1納米柵長的晶體管

通過在石墨烯表面沉積金屬鋁并自然氧化的方式，完成了對石墨烯垂直方向電場的屏蔽。再使用原子層沉積的二氧化鉿作為柵極介質、化學氣相沉積的單層二維二硫化鉬薄膜作為溝道。具體器件結構、工藝流程、完成實物圖如下所示：

圖3 亞1納米柵長晶體管器件工藝流程，示意圖，表征圖以及實物圖

研究發現，由于單層二維二硫化鉬薄膜相較于體硅材料具有更大的有效電子質量和更低的介電常數，在超窄亞1納米物理柵長控制下，晶體管能有效的開啟、關閉，其關態電流在pA量級，開關比可達105，亞閾值擺幅約117mV/dec。大量、多組實驗測試數據結果也驗證了該結構下的大規模應用潛力。

基于工藝計算機輔助設計(TCAD)的仿真結果進一步表明了石墨烯邊緣電場對垂直二硫化鉬溝道的有效調控，預測了在同時縮短溝道長度條件下，晶體管的電學性能情況。

這項工作推動了摩爾定律進一步發展到亞1納米級別，同時為二維薄膜在未來集成電路的應用提供了參考依據。

圖4 統計目前工業界和學術界晶體管柵極長度微縮的發展情況，本工作率先達到了亞1納米

上述相關成果以“具有亞1納米柵極長度的垂直硫化鉬晶體管”(Vertical MoS2 transistors with sub-1-nm gate lengths)為題，于3月10日在線發表在國際頂級學術期刊《自然》(Nature)上。

關鍵詞： 清華大學 工業界晶體管 納米柵極長度